

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-171855

(43)Date of publication of application : 19.06.1992

(51)Int.Cl.

H01L 23/50

(21)Application number : 02-299525

(71)Applicant : NEC KYUSHU LTD

(22)Date of filing : 05.11.1990


(72)Inventor : MATSUKUMA HIDEMI

## (54) LEAD FRAME FOR SEMICONDUCTOR DEVICE

## (57)Abstract:

**PURPOSE:** To improve a solderability at the time of soldering mounting and to contrive the improvement of a soldering strength and a soldering visual appearance by a method wherein the length of each outer lead is set in a length required at the time of mounting, lead coupling parts are provided at parts other than the tip parts of these outer leads and a plating is applied to the surfaces of these leads and the lead coupling parts.

**CONSTITUTION:** The length, which ranges from the outer wall surface of a resin-sealed part 5 to a tip part 11, of each outer lead 11 is set in a length required at the time of mounting. Each lead coupling part 3 makes these outer leads 1 couple with each other in a width smaller than the width of each lead 1 at a part other than the tip part 11 of each lead 1 and near these tip parts 11 for holding the strength of the leads 11 before the leads 1 are separated from the coupling part 3 one by one. A tie bar 2 is formed and this bar 2 is cut and removed before a plated layer 4 is formed. The layer 4 is formed in such a way as to cover the surfaces of the leads 1, and the coupling parts 3 after the bar 2 is cut and removed. At the time of mounting, the coupling parts 3 are cut and removed and the leads 3 are performed a soldering mounting on a board for mounting use.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

⑨ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

平4-171855

⑬ Int. Cl.<sup>5</sup>

識別記号

庁内整理番号

⑭ 公開 平成4年(1992)6月19日

H 01 L 23/50

N  
D

8418-4M  
8418-4M

審査請求 未請求 請求項の数 1 (全3頁)

⑮ 発明の名称 半導体装置用リードフレーム

⑯ 特 願 平2-299525

⑰ 出 願 平2(1990)11月5日

⑱ 発 明 者 松 隈 秀 実 熊本県熊本市八幡町100番地 九州日本電気株式会社内  
⑲ 出 願 人 九州日本電気株式会社 熊本県熊本市八幡町100番地  
⑳ 代 理 人 弁理士 内 原 晋

## 明 細 書

### 1. 発明の名称

半導体装置用リードフレーム

### 2. 特許請求の範囲

半導体回路を内部に収納する容器の外壁面から先端部までの長さが実装時の長さに設定された複数の外部リードと、これら各外部リードの先端部以外の部分でこれら各外部リードの幅より十分小さい幅でこれら各外部リードを互いに連結するリード連結部と、前記各外部リード及びリード連結部の表面を覆って形成されためっき層とを有することを特徴とする半導体装置用リードフレーム。

### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置用リードフレームに関し、特に表面実装型の半導体装置用リードフレームに関する。

〔従来の技術〕

従来の半導体装置用リードフレームは、第2図(a)、(b)に示すように、半導体回路を内部に収納、封止する封止樹脂部5の外壁面から先端までの長さが実装時の長さより長く形成された複数の外部リード1<sub>A</sub>と、封止樹脂部5を形成時に樹脂が外側へ流出するのを防止するためのタイバー2(第2図(a)の二点鎖線の部分)と、各外部リード1<sub>A</sub>の先端を互いに連結するリード連結部3<sub>A</sub>とを有し、タイバー2を切断、除去後、はんだ等により各外部リード1<sub>A</sub>及びリード連結部3<sub>A</sub>の表面にめっき層4<sub>A</sub>を形成し、実装時、B-B面で各外部リード1<sub>A</sub>を切断してはんだ付実装する構造となっていた。

〔発明が解決しようとする課題〕

この従来の半導体装置用リードフレームでは、めっき層4<sub>A</sub>で覆われた外部リード1<sub>A</sub>を必要な長さに切断して実装する構造となっているため、切断後の外部リード1<sub>A</sub>の先端(切断面12)にはめっき層4<sub>A</sub>がなく、最終リード形状に形成して

はんだ付け実装を行なった際、はんだののりが悪く、はんだ付強度が低下し、かつはんだ付外觀が悪くなるという問題点があった。

本発明の目的は、はんだ付実装したときのはんだのりが良くなり、はんだ付強度、はんだ付外觀の向上をはかることができる半導体装置用リードフレームを提供することにある。

〔課題を解決するための手段〕

本発明の半導体装置用リードフレームは、半導体回路を内部に収納する容器の外壁面から先端部までの長さが実装時の長さに設定された複数の外部リードと、これら各外部リードの先端部以外の部分でこれら各外部リードの幅より十分小さい幅でこれら各外部リードを互いに連結するリード連結部と、前記各外部リード及びリード連結部の表面を覆って形成されためっき層とを有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する。

第1図(a)、(b)はそれぞれ本発明の一実施例

部11にもはんだ等のめっき層4が施されているので、はんだののりがよく、はんだ付強度が高く、また仕上りの外觀もよくなる。

〔発明の効果〕

以上説明したように本発明は、各外部リードの長さを実装時に必要な長さに設定し、これら各外部リードの先端部以外の部分にリード連結部を設けてこれら各外部リード及びリード連結部の表面にめっきを施す構造とすることにより、リード連結部を切断、除去して実装する際、各外部リードの先端部にもめっきが施されているので、はんだ付実装時のはんだののりが良くなり、はんだ付強度及びはんだ付外觀の向上をはかることができる効果がある。

#### 4. 図面の簡単な説明

第1図(a)、(b)はそれぞれ本発明の一実施例を示す一部切欠き平面図及びリード連結部切断後の部分断面側面図、第2図(a)、(b)はそれぞれ従来の半導体装置用リードフレーム一例を示す

を示す一部切欠き平面図及びリード連結部切除後の部分断面側面図である。

各外部リード1は、封止樹脂部5の外壁面から先端部11までの長さが、実装時に必要とする長さに設定されている。

リード連結部3は、各外部リードがそれぞれ一本ずつ独立する前の強度を保つため、各外部リード1の先端部11以外の、これら先端部11と近い部分で各外部リード1の幅より十分小さい幅でこれら各外部リード1を連結する。

また、従来例と同様にタイバー2（二点鎖線の部分）が形成されており、このタイバー2はめっき層4を形成する前に切断、除去される。

めっき層4は、タイバー2が切断、除去された後、各外部リード1及びリード連結部3の表面を覆って形成される。


実装時には、リード連結部3が切断、除去され、各外部リード1が実装用基板にはんだ付実装される。

このはんだ付実装の際、各外部リード1の先端


一部切欠き平面図及び実装前の部分断面側面図である。

1、1A……外部リード、2……タイバー、3、3A……リード連結部、4、4A……めっき層、5……封止樹脂部、11……先端部、12……切断面。

代理人 弁理士 内 原 晋



第 1 図



第 2 図